جلسه دفاعیه از پایان نامه دکترا
طراحی تقویت کننده عملیاتی جریانی ولتاژ و توان پایین با مشخصات بهبود یافته
چکیده
در این پروژه هدف طراحی تقویت کننده جریانی کاملاً تفاضلی ولتاژ و توان پایین با FOM بزرگ تر از dB500 است. در راستای این هدف، طرح های متنوع و ابتکاری ولتاژ و توان پایین برای تحقق اجزای تشکیل دهنده تقویت کننده جریانی ارائه شد که به موارد زیر میتوان اشاره نمود:
1- طراحی چهار مدار طبقه ورودی با مقاومت ورودی از Ω44/0 تا mΩ 38، پهنای باند از MHz9/76 تا MHz520 ، نرخ حذف حالت مشترک از dB69 تا dB109.
2- طراحی دو مدار طبقه خروجی با مقاومت خروجی از MΩ1 تا MΩ350، محدوده پهنای باند از MHz1 تا MHz64/5، قابلیت جریاندهی خروجی از mA 24 تاmA 120 و THD از dB39 - تا dB 53 - ولتاژ تغذیه از V7/0± تا V9 /0 ± . با استفاده از روش ابداعی شکافت جریان برای اولین بار در دنیا دستیابی به این جریان های خروجی و نسبت جریان دهی (حداکثر جریان خروجی به جریان تغذیه ترانزیستورها) از 3200 تا 5454 که در نیا منحصر بفرد هستند ممکن شده است.
3- ابداع روش ابتکاری جداسازی سیگنال حالت مشترک که منجر به افزایش نرخ حذف حالت مشترک طبقه ورودی تا dB33 می گردد.
دانشجو: لیلا صفری
استاد راهنما: دکتر سید جواد ازهری
اعضاء هیات داوری: دکتر ابریشمی فر ؛ دکتر رحمتی؛ دکترآیت اللهی ؛دکتر شمسی؛ دکتر هاشمی پور
تاریخ دفاع: چهارشنبه 29/6/91 ساعت: 15
محل: کلاس 302 دانشکده برق